职责描述：
1.负责SoC芯片中端流程,包括综合，形式验证，DFT测试方案制定以及静态时序分析等
2.负责Module和SoC层次的timing constraints，UPFfle，Synthesis，STA，PX和formal验证，与前端及后端工程师合作进行逻辑综合优化，时序收敛和signoff等工作
3.负责Module和S○C层次的DFT实现，包括Scan.Boundary Scan、MBIST以及IP test等，负责ATE测试中的向量产生和debug

任职要求：
1.硕士及以上学历，通信、微电子相关专业，熟悉ASIC设计
2.2年以上STA/synthesis/formal/DFT工作经验，熟悉低功耗设计流程
3.熟练使用Synopsys或Cadence工具如DC/Formality/Tetra-max/Genu/PT/Tempus等，熟练使用Mentor等DFT工具如Tessent等
4.能够熟练使用Perl/Tcl/Shell/Phython脚本编程
5.具备Hspice signoff仿真经验者优先
6.具有良好的表达沟通能力及团队合作精神，具有很强的独立工作能力及自主学习能力