logo
更新:2024-05-01
XMC-模拟设计工程师(Readpath 方向)(J10844)
3.5-4.5万
苏州工业园区  | 10年  | 社招
去申请
收藏
举报
职位详情
五险一金
年终奖金
公司规模大
带薪年假
定期体检
餐费补贴
职责描述:
1.负责page buffer电路的power的design;
2.负责page buffer电路的单元设计和验证;
3.负责page buffer的latch operation的时序分配及操作验证;
4.负责data buffer电路的power的design;
5.负责data buffer电路的单元设计和验证;
6.负责data buffer到IO的AD/DC timing simulation。
任职要求:
1.电子信息/微电子/计算机等相关专业本科以上学历;
2.理解模拟集成电路基础,有模拟电路项目设计研究者优先;
3.掌握Cadence Spectre, XA,HSPICE等EDA工具;
4.能指导Layout布局,产品测试及Debug;
5.熟悉各自page buffer架构;
6.熟悉SRAM设计;
7.熟悉NAND flash spec。

其他信息

行业要求:全部行业
所属部门:SBU
工作地址
苏州-工业园区苏州国际科技园
公司介绍
武汉新芯集成电路制造有限公司(""XMC""),于2006年在武汉成立,是一家先进的集成电路研发与制造企业。武汉新芯专注于先进特色工艺开发,重点发展三维集成技术3DLink、特色存储工艺和数模混合工艺平台,致力于为全球客户提供高品质的创新产品及技术服务。
武汉新芯拥有2座12寸晶圆厂,每座晶圆厂产能可达3万片+/月。
武汉新芯在12寸NOR Flash领域已经积累了十多年的研发和大规模生产制造经验,是中国乃至世界先进的特色存储工艺制造商之一。武汉新芯于2019年推出了业界极具竞争力的50nm Floating Gate NOR Flash工艺平台。武汉新芯同步推出自有品牌SPI NOR Flash产品,致力于为代工客户与终端客户提供高性价比的客制化产品与解决方案。
武汉新芯3DLink?是业界先进的半导体三维集成技术平台,可利用纳米级互连技术将多片晶圆或晶圆与芯片在垂直方向直接连接在一起。该平台包括两片晶圆堆叠技术S-stacking?、多片晶圆堆叠技术M-stacking?和异质集成技术Hi-stacking?等技术类别。武汉新芯3DLink?技术能明显减小芯片面积,实现更短的连接距离,同时可提升连接速度和通道数目,带来高带宽、低延时和低功耗等优势,为传感器、存算一体、高速运算和高带宽存储器等芯片系统提供强大的全套解决方案。
武汉新芯数模混合工艺平台能实现混合信号、射频、嵌入式闪存等灵活的器件组合,可在逻辑、射频、电源、MCU和Pixel(CIS, ToF) 等应用方面为客户提供极具灵活性和成本效益的解决方案。
武汉新芯一直严格遵守质量管控和环境、安全、健康管理体系,并获得汽车行业质量管理体系IATF16949、质量管理体系ISO9001、职业健康安全管理体系ISO45001、环境管理体系ISO14001、有害物质过程管理体系QC080000、索尼绿色伙伴认证SS-00259等国际体系认证。
武汉新芯将整合产业链合作伙伴的资源,并充分利用自身优势,努力为其全球客户提供高性能、高可靠性、低功耗、高性价比的产品和解决方案。
若用人单位提供虚假招聘信息,以担保或其他任何名义收取财物,扣押或以保管为名索要证件,都属于违法行为,应当提高警惕。
发布于猎聘网